Field-programmable gate array (FPGA) là công nghệ vi mạch tích hợp khả trình có tính ưu việt và mức độ ứng dụng phổ biến nhất trong vòng vài chục năm trở lại đây. Ngoài khả năng tái cấu trúc vi mạch toàn cục, một số FPGA hiện đại còn hỗ trợ tái cấu trúc từng bộ phận riêng lẻ (partial configuration) trong khi vẫn đảm bảo hoạt động bình thường cho các bộ phận khác. Đây là chức năng cho phép ứng dụng có thể tái cấu trúc một phần thiết kế theo yêu cầu mà không cần phải ngừng hệ thống để lập trình lại toàn bộ. Bài viết sẽ giới thiệu một hệ thống tái cấu trúc từng phần được xây dựng trên board phát triển Z-turn Xynq-7020 của Xilinx, từ đó đề xuất một phương pháp tái cấu trúc từng phần trong bài toán an toàn thiết kế phần cứng trên nền công nghệ FPGA.
10:00 | 15/08/2021
17:00 | 09/07/2021
CSKH-02.2018 - (Abstract) - The Layer 2 network security has shown many advantages compared to Layer 3. However, the structure of Layer 2 does not indicate the size of data packet, it makes the difficult to capture the data packet, especially in the case the packet is captured by hardware. Also, there are limitation of using software to capture the packet. In addition, when the size of the packet is not defined, it will be difficult to handle the packet with inserting cryptographic parameters that exceed the permissible length. In this paper, a technical solution for capturing Ethernet packet directly from FPGA is presented, organising data to ensure transparent communication capability to implement Layer 2 packet security, to overcome the limitations when capturing packet by using software.
06:00 | 28/10/2019
Tóm tắt— Bài báo này mô tả thuật toán và cấu trúc mạch cho việc tính toán và thực thi phép tính nhân điểm đường cong Elliptic trên trường nguyên tố hữu hạn GF(p) có độ dài 256 bit. Cấu trúc mạch được mô tả bằng ngôn ngữ VHDL và được thực thi trên nền tảng chip Zynq xc7z030 và xc7z045.
09:00 | 14/10/2019
CSKH- 02.2018 - (Tóm tắt) - Phép tính lũy thừa modulo là phép tính cơ bản trong các nguyên thủy mật mã RSA. Đây là phép tính phức tạp, tiêu tốn tài nguyên và thời gian thực hiện (đặc biệt với các số lớn). Thực thi cứng hóa phép tính lũy thừa modulo trên FPGA giúp nâng cao tốc độ xử lý, giảm thời gian cho phép tính, đáp ứng yêu cầu trong bài toán thực tế. Trọng tâm phép tính lũy thừa là phép nhân modulo số lớn. Trong nội dung bài báo chúng tôi trình bày giới thiệu, phân tích, lựa chọn thuật toán lũy thừa modulo và phép nhân modulo Montgomery dựa trên một số công trình nghiên cứu trên thế giới. Phép tính lũy thừa modulo được thực thi bằng ngôn ngữ mô tả phần cứng HDL Verilog số modulo lựa chọn 2048 bit, chip FPGA XC7z045. Kết quả thực hiện phép tính lũy thừa modulo với hai giải pháp thiết kế lõi IP nhân Montgomery khác nhau được tổng hợp ngắn gọn trên Bảng 1 và Bảng 2.
10:00 | 02/10/2019
Người tạo ra câu đố - Ron Rivest từng ước định rằng phải mất gần 35 năm mới có thể tính toán được câu trả lời.
10:00 | 14/05/2019